`include "rom.v"
`default_nettype none

module tb_rom;
reg [7:0] i_addr;
output [63:0] o_data;

rom u_rom
(
  .o_data (o_data),
  .i_addr (i_addr)
);


initial begin
  $dumpfile("../dump/tb_rom.vcd");
  $dumpvars(0, tb_rom);
end

initial begin
  #0 i_addr = 8'h0;
  #1 i_addr = 8'h1;
  #1 i_addr = 8'h2;
  #1 i_addr = 8'h3;
  #1 i_addr = 8'h4;
  #1 i_addr = 8'h5;
  #1 i_addr = 8'h6;
  #1 i_addr = 8'h7;
  #1 i_addr = 8'h8;
  #1 $finish();
end

initial begin
  $monitor($time, " i_addr:%d o_data:%d", i_addr, o_data);
end

endmodule
`default_nettype wire